DRAM新发展!三星开发12层3D封装、将推24GB HBM

2020-06-06    收藏684
点击次数:296

採用此一封装技术的产品,厚度为720微米,与当前8层的二代高频宽记忆体相同(见图)。这是零组件设计的重大进展,客户可以推出新一代的大容量、高效能产品,却毋须更动系统结构设计。不只如此,和现行的打线接合(wire bonding)技术相比,3D封装能缩短晶片间的数据传输时间,可提高速度、减少耗电。三星电子的测试与系统封装执行副总Hong-Joo Baek说,摩尔定律濒临界线,预料3D-TSV技术将益发重要,希望成为此一先进封装技术的要角。

*编者按:本文仅供参考之用,并不构成要约、招揽或邀请、诱使、任何不论种类或形式之申述或订立任何建议及推荐,读者务请运用个人独立思考能力,自行作出投资决定,如因相关建议招致损失,概与《精实财经媒体》、编者及作者无涉。

相关文章  RELEVANT ARTICLES